Bermula dengan Pengaturcaraan VHDL: Reka Bentuk Perkakasan Anda Sendiri

Pendedahan: Sokongan anda membantu mengekalkan laman web ini! Kami memperoleh bayaran rujukan untuk beberapa perkhidmatan yang kami cadangkan di halaman ini.


VHDL adalah bahasa penerangan perkakasan (HDL). HDL kelihatan seperti bahasa pengaturcaraan, tetapi mempunyai tujuan yang berbeza. Daripada digunakan untuk merancang perisian, HDL digunakan untuk menentukan cip komputer. VHDL dapat digunakan untuk menggambarkan jenis litar dan sering digunakan dalam reka bentuk, simulasi, dan pengujian pemproses, CPU, papan induk, FPGA, ASIC, dan banyak jenis litar digital yang lain.

Sejarah VHDL

Nama VHDL adalah akronim bersarang. Ia bermaksud Bahasa Penerangan Perkakasan VHSIC. VHSIC bermaksud Litar Bersepadu Berkelajuan Tinggi. Selain menjadi gambaran tentang pemproses cepat, itu adalah nama program Pemerintahan AS pada tahun 1980-an yang misinya adalah penyelidikan dan pengembangan di bidang litar terpadu berkelajuan tinggi (cip komputer cepat).

Bersama dengan kemajuan besar dalam sains bahan, algoritma, reka bentuk cip, litografi, dan selusin bidang lain yang berkaitan, VHSIC mengembangkan VHDL.

Standard rasmi pertama untuk bahasa berasal dari IEEE pada tahun 1987, dan dikenali sebagai IEEE 1076. Terdapat beberapa edisi sejak itu, yang terbaru datang pada tahun 2008. Sebagai tambahan kepada bahasa “inti” yang dinyatakan dalam 1076, terdapat bilangan peluasan yang dikodkan dalam spesifikasi lain:

  • Isyarat Analog dan Campuran-IEEE 1076.1 VHDL (VHDL-AMS)
  • Pakej Standard IEEE 1076.1.1 VHDL-AMS (stdpkgs)
  • Pakej Matematik IEEE 1076.2 VHDL
  • Pakej Sintesis IHDE 1076.3 VHDL (vhdlsynth)
  • Pakej Sintesis IEEE 1076.3 VHDL – Floating Point (fphdl)
  • Pemasaan IEEE 1076.4 (Inisiatif VHDL Menuju Perpustakaan ASIC: penting)
  • Interoperabiliti Sintesis IHDE 1076.6 VHDL
  • Pakej Logik Multivalue IEEE 1164 VHDL (std_logic_1164)

Reka Bentuk dan Sintaks VHDL

VHDL didasarkan pada Ada, dan meminjamnya secara meluas dalam kedua-dua sintaks dan konsep. Ini kemudian dilengkapi dengan konsep khusus perkakasan seperti logik bernilai banyak, paralelisme fizikal, dan sekumpulan operator boolean yang diperluas. VHDL juga dapat mengindeks array dalam urutan menaik dan menurun, sedangkan Ada (dan kebanyakan bahasa pengaturcaraan lain juga) hanya indeks dalam urutan menaik.

Sebilangan besar bahasa pengaturcaraan, secara prosedural – komputer melaksanakan satu perintah demi satu secara berurutan. VHDL berbeza. Ini adalah bahasa perkakasan yang menggambarkan struktur fizikal (nyata atau simulasi). Struktur itu terdiri daripada sebilangan besar modul, dan setiap modul bertindak bersamaan dengan setiap modul lain.

Oleh itu, di dalam setiap modul terdapat aliran arahan prosedur yang kelihatan seperti program perisian kecil sendiri – dengan pemboleh ubah, aliran kawalan, bersyarat, gelung. Setiap modul mempunyai satu atau lebih input bersama dengan satu atau lebih output. Input ditentukan dalam struktur yang disebut entiti, dan logik mandiri didefinisikan dalam seni bina.

Pertimbangkan idea “gerbang AND” di mana kita mempunyai dua input dan satu output. Sekiranya kedua-dua input “on” (benar, 1), maka outputnya adalah “on”; jika tidak, outputnya “mati”. Oleh itu, menggunakan VHDL, kita akan menentukan dua input dan satu output. Nilai yang diterima dari input dan output tersebut akan ditentukan dalam modul std_logic, yang diimport seperti perpustakaan dalam bahasa pengaturcaraan biasa. Senibina kemudian akan menentukan cara kerja dalaman “pintu gerbang AND” kita supaya berfungsi seperti yang baru kita bincangkan.

Modul std_logic adalah jenis nilai perkakasan yang menarik. Ini mirip dengan nilai BOOLEAN yang terdapat dalam bahasa pengaturcaraan (satu bit: benar atau salah), tetapi ia dapat memiliki berbagai nilai, kerana ia mewakili dorongan elektrik yang sebenarnya dalam sistem fizikal:

  • U: tidak dimulakan. Isyarat ini belum ditetapkan.
  • X: tidak diketahui. Mustahil untuk menentukan nilai / hasil ini.
  • 0: logik 0
  • 1: logik 1
  • Z: Impedansi Tinggi
  • W: Isyarat lemah, tidak dapat mengetahui sama ada ia mesti 0 atau 1.
  • L: Isyarat lemah yang mungkin menuju ke 0
  • H: Isyarat lemah yang mungkin menuju ke 1
  • -: Jangan peduli.

Ini, secara miniatur, bagaimana reka bentuk VHDL penuh dibina. Modul aktiviti I / O yang cukup sederhana dan logik dibina dan dihubungkan antara satu sama lain untuk membentuk mesin komputasi yang mampu melaksanakan pelbagai jenis tugas. Reka bentuk VHDL dapat menggambarkan komputer tujuan umum yang berfungsi sepenuhnya, atau ia dapat mengekod satu algoritma seperti bukti kerja kasar yang digunakan untuk perlombongan Bitcoin.

Penting untuk menyedari bahawa reka bentuk VHDL bukan program – ia tidak dijalankan atau dilaksanakan. Seperti cetak biru, ini mendefinisikan seni bina. Setelah reka bentuk selesai, ia biasanya disimulasikan untuk diuji di bangku uji perisian, dan kemudian disintesis, yang bermaksud bahawa ia diterjemahkan ke dalam reka bentuk fizikal yang dapat dilaksanakan pada papan cip atau litar sebenarnya.

Sumber untuk Belajar VHDL

Terdapat banyak sumber untuk belajar VHDL. Kami telah mengumpulkan beberapa yang terbaik.

Sumber Dalam Talian

  • VHDL Primer: tutorial mengenai VHDL dari University of Pennsylvania.
  • VHDL di Wikipedia: Liputan Wikipedia mengenai VHDL mengejutkan secara mendalam dan jelas, memberikan pengenalan yang baik kepada bahasa secara keseluruhan.
  • Buku Masakan VHDL: buku dalam talian percuma, panjang dan format buku teks kursus perguruan.
  • Tutorial VHDL: Belajar dengan Contoh: tutorial terhormat ini tidak bagus untuk dilihat, tetapi maklumatnya bagus dan tersusun dengan baik.
  • Panduan Bahasa VHDL: ini adalah PDF yang merangkumi bahasa dengan terperinci (400 halaman) dengan pautan dalam dokumen untuk navigasi yang sangat mudah. Ini adalah rujukan yang bagus.
  • Panduan Pereka untuk VHDL: koleksi sumber, tutorial, dan pautan. Termasuk video dan kursus pensijilan dalam talian.
  • Struktur Modul Logik / VHDL yang Boleh Diprogramkan
  • Asas VHDL – Kursus Dalam Talian
  • Buku Panduan VHDL
  • Panduan Permulaan VHDL

Buku

Semua buku ini memberi tumpuan kepada VHDL:

  • Panduan Pereka untuk VHDL, Edisi Ketiga
  • Reka Bentuk dan Simulasi Litar dengan VHDL
  • Vhdl Dengan Contoh
  • VHDL: Asas untuk Pengaturcaraan
  • VHDL untuk Jurutera
  • VHDL Melalui Contoh: Asas Reka Bentuk Digital
  • Reka Bentuk Litar dengan VHDL
  • Reka Bentuk Digital Menggunakan VHDL: Pendekatan Sistem

VHDL & Buku Verilog

“Persaingan” utama VHDL adalah Verilog. Kedua-dua bahasa digunakan untuk reka bentuk perkakasan, jadi ada sejumlah buku yang memfokuskan pada konsep reka bentuk dan kejuruteraan yang mendasari dan menggunakan kedua-dua VHDL dan Verilog.

  • Reka Bentuk Digital dengan RTL Design, VHDL, dan Verilog
  • Hdl Chip Design: Panduan Praktikal untuk Merancang, Mensintesis & Simulasi Asics & Fpgas Menggunakan Vhdl atau Verilog
  • Resipi Reka Bentuk untuk FPGA, Edisi Kedua: Menggunakan Verilog dan VHDL
  • Asas Pengaturcaraan HDL: VHDL dan Verilog

Pautan VHDL Penting yang Lain

Pelaksanaan dan Simulator

  • Sumber Percuma / Terbuka
    • GHDL
    • NVC
    • Projek HDL Percuma
  • Komersial / Hak Milik
    • VHDL Simili
    • Aktif-HDL
    • Simulator Perusahaan Bergerak
    • ModelSim

Alat

  • EDA Utils: koleksi utiliti yang banyak untuk bekerja dengan VHDL, serta Verilog dan HDL lain.
  • EDA Playground: kotak pasir dalam talian untuk menguji reka bentuk VHDL.
  • Pakej Penyunting
    • Mod Emacs VHDL
    • Pemalam VHDL untuk vim
    • Pakej VHDL untuk Teks Luhur
    • VHDL untuk Atom
    • VHDL untuk Notepad++

Anda Juga Perlu Tahu …

VHDL adalah salah satu daripada dua bahasa penerangan perkakasan utama. Yang lain ialah Verilog. Sebilangan besar pereka perkakasan biasa dengan kedua-duanya, serta bahasa sistem operasi tahap rendah seperti Cand C++.

Jeffrey Wilson Administrator
Sorry! The Author has not filled his profile.
follow me
    Like this post? Please share to your friends:
    Adblock
    detector
    map