شروع به طراحی مدارهای با Verilog کنید

افشای: پشتیبانی شما به حفظ سایت کمک می کند! ما برای برخی از خدماتی که در این صفحه توصیه می کنیم هزینه ارجاع دریافت می کنیم.


Verilog یک زبان توصیف سخت افزاری (HDL) است. این شبیه به یک زبان برنامه نویسی است ، اما کاملاً یکسان نیست. در حالی که از زبان برنامه نویسی برای ساختن نرم افزار استفاده می شود ، از یک زبان توصیف سخت افزاری برای توصیف رفتار مدارهای منطق دیجیتال استفاده می شود. یعنی یک HDL برای طراحی تراشه های رایانه ای استفاده می شود: پردازنده ها ، CPU ها ، مادربردها و مدارهای دیجیتال مشابه.

تاریخچه Verilog

Verilog یکی از اولین HDL های مدرن بود. چندین HDL اولیه وجود داشته است ، که به دهه 1960 باز می گردند ، اما آنها نسبتاً محدود بودند. تا زمان Verilog (و رقیب نزدیک آن ، VHDL) ، بیشترین طراحی مدار در درجه اول با دستی صورت می گرفت ، و رفتارهایی را که در یک زبان رسمی توضیحات سخت افزار به صورت مشخص در نقشه های مدار چاپی تهیه شده بود ، ترجمه می کرد..

Verilog در اوایل دهه 1980 به عنوان یک زبان اختصاصی (منبع بسته) برای شبیه سازی سخت افزار آغاز شد – در بخشی از انجام کارهای تأیید سخت افزار. (نام ترکیبی از “تأیید” و “منطق” است.) این طرح ایده هایی را از دیگر HDL ها (عمدتا HiLo) و همچنین از زبان های برنامه نویسی (عمدتا C) در بر گرفته است. هنگامی که مردم شروع به استفاده از این زبان کردند ، مشخص بود که می توان از آن برای طراحی سخت افزار جدید استفاده کرد. این مورد نیاز به طراحی ابزارهای تولید سخت افزار سخت افزاری دارد که می تواند منطق یک ماژول HDL را به یک طراحی فیزیکی تبدیل کند.

در سال 1990 ، شركتي كه داراي Verilog (Cadence) بود ، تصميم گرفت زبان را باز كند. آنها حقوق را به سازمان غیر انتفاعی جدید به نام Open Verilog International (که بعداً با سازمان معادل VHDL برای تشکیل Accellera ادغام شدند) انتقال دادند. فروشندگان سخت افزار به سرعت شروع به اصلاح و گسترش Verilog برای اهداف خود کردند و ده ها نسخه کمی ناسازگار را ایجاد کردند. OVI از IEEEto درخواست كرد كه زبانی را كه در سال 1995 انجام داد ، استاندارد سازی كند. IEEE همچنان مرجع استاندارد معتبر زبان Verilog است ، و Accellera عامل اصلی توسعه زبان است..

Verilog طی سه دهه گذشته تغییرات زیادی کرده است. قبل از استاندارد سازی ، هر نسخه جدید از Cadence تعداد زیادی از ویژگی های جدید را معرفی می کرد. از آنجا که این استاندارد توسط IEEE گرفته شده است ، سه مشخصات زبان وجود دارد – آخرین آنها در سال 2005.

خانواده Verilog

علاوه بر زبان اصلی Verilog ، دو عضو اصلی خانواده Verilog نیز وجود دارند.

  • SystemVerilogis یک Superset از Verilog است که یک زبان تأیید سخت افزار کاملی را اضافه می کند.
  • Verilog-AMS مشتق شده از Verilog است که ویژگی هایی را برای توصیف سیستم های آنالوگ و سیگنال مختلط اضافه می کند.

نحوی Verilog و مثال

نحو و ساختار Verilog بسیار شبیه به C. است. تفاوت اصلی این که ساختارها و اپراتورها را برای توصیف جزئیات خاص سخت افزار شامل می شود..

بعضی از موارد در Verilog صریح تر است – به عنوان مثال زمان انتشار و قدرت سیگنال – که به زبان های C مانند آنها واقعا نمی پردازید..

چیزهای دیگر در واقع کمی انتزاع می شوند – مانند فلیپ فلاپ ها (مبادله مقادیر دو متغیر) که می تواند در Verilog نشان داده شود بدون نیاز به تعیین تکلیف موقت به متغیرهای ad-hoc. در مثال زیر مقادیر متغیرهای x و y تعویض می شوند:

شروع
ایکس <= y؛
ی <= x؛
پایان

برای اینکه کمی به زبان بیاموزید ، در اینجا سه ​​نمونه از همان فرآیند چند برابر است. همه اینها سیگنال ها را از دو ورودی به یک خروجی واحد می رساند.

مثال: انتساب مداوم

سیم بیرون؛
اختصاص = انتخاب؟ a: b؛

مثال: رویه

تنظیم کردن
همیشه @ (a یا b یا sel)
شروع
مورد (انتخاب)
1’b0: out = b؛
1’b1: out = a؛
پیشانی
پایان

مثال: If-Else

تنظیم کردن
همیشه @ (a یا b یا sel)
اگر (سل)
بیرون = a؛
دیگر
بیرون = b؛

کلمه کلیدی همیشه یک حلقه بی پایان را تشکیل می دهد. هنگامی که به عملگر @ () اضافه می شود ، هر زمان که مقادیر نامگذاری شده تغییر یابد ، یک تکرار حلقه اتفاق می افتد.

منابع Verilog

از آنجا که Verilog یک زبان برنامه نویسی نرم افزار سنتی نیست ، منابع بیشتر روی کتاب ها متمرکز می شوند. اما ما برخی از بهترین منابع آنلاین را نیز جمع آوری کرده ایم.

منابع آنلاین

  • آموزشها
    • Verilog Tutorial از Asic World: اطلاعات فوق العاده است ، به خصوص برای کسانی که به یک آموزش سطح ورودی نیاز دارند. اما شما باید از طراحی وحشتناک آن چشم پوشی کنید.
    • Verilog Primer: یک کتاب آنلاین با چهار فصل استخوان برهنه که سعی در ارائه “فقط حقایق” در Verilog دارد. بسیار خوب است که خود را بدون مزاحمت بدانید.
    • مقدمه ای برای Verilog: یک دوره 9 فصل رایگان.
  • ابزارها
    • VeriPool: ابزارهای نرم افزاری رایگان برای توسعه Verilog.
    • Verilog Online Simulator: یک مترجم رایگان Verilog.

کتابها

برخلاف زبانهای توسعه نرم افزارهای رایج ، فقط منابع و آموزش های آنلاین بسیاری برای Verilog وجود ندارد. اگر می خواهید زبان را بیاموزید ، باید تعدادی کتاب فیزیکی کسب کنید.

کتابهای مقدماتی

اینها برای افرادی است که تازه شروع به یادگیری Verilog می کنند.

  • مقدمه ای برای Verilog: یکی از کتابهای بهتر “که تازه شروع به کار کرده اید” در دسترس است.
  • اصول منطق دیجیتال با طراحی Verilog: مقدمه ای بر مبحث ، به عنوان کتاب درسی برای یک دوره در سطح دانشگاه نوشته شده و طراحی شده است. نرم افزار CAD (طراحی رایانه ای) را برای ترجمه Verilog به طراحی مدار فیزیکی ادغام می کند ، و نحوه عملکرد واقعی تراشه ها را اثبات می کند.
  • Verilog به عنوان مثال: مقدمه مختصری برای طراحی FPGA: FPGA عبارت است از Field Programableable Gate Array ، نوعی از مدار مجتمع که می تواند پس از ساخت (و برنامه ریزی مجدد) برنامه ریزی شود. این سرعت اجرای مستقیم سخت افزار (مانند ASIC) را با انعطاف پذیری برنامه نویسی نرم افزار ترکیب می کند. Verilog می تواند برای برنامه ریزی FPGA ها استفاده شود (در حقیقت ، اگر تازه کار را شروع کرده اید ، احتمالاً می توانید طراحی های خود را بر روی FPGA از یک ASIC ، که باید به صورت سفارشی تولید شود ، انجام دهید. این کتاب مقدمه ای کاملی برای این موضوع ارائه می دهد.
  • طراحی دیجیتال (Verilog): یک رویکرد سیستم جاسازی شده با استفاده از Verilog: یکی دیگر از کتاب های درسی دانشگاهی با اطلاعات مقدماتی در مورد Verilog ، این یکی با تأکید بر طراحی سیستم های تعبیه شده (که در آن جایی است که شما به احتمال زیاد خود را نیاز به طراحی تصاویر جدید FPGA در دنیای واقعی).
  • طراحی دیجیتال: با مقدمه ای برای Verilog HDL
  • طراحی دیجیتال و اصول اولیه Verilog HDL
  • Verilog HDL سنتز ، یک آغازگر عملی
  • SystemVerilog for Design Edition Second: راهنمای استفاده از SystemVerilog برای طراحی و مدل سازی سخت افزار

کتابهای متوسط ​​و پیشرفته

کتاب هایی برای افرادی که Verilog را می شناسند ، و می خواهند سطح مهارت خود را افزایش دهند.

  • Verilog and SystemVerilog Gotchas: 101 خطاهای برنامه نویسی رایج و نحوه جلوگیری از آنها: کتاب بسیار توصیه شده برای برنامه نویسان Verilog میانی که به دنبال متخصص شدن هستند.
  • کتابخانه طراح Verilog: نوعی کتاب دستور العمل Verilog برای کار با توسعه دهندگان Verilog.
  • طراحی پیشرفته تراشه ، نمونه های کاربردی در Verilog: یکی از جدیدترین نسخه های اضافی به Canon Verilog ، این کتاب 2013 نگاهی عمیق به طراحی تراشه از یک استاد صنایع دستی است..
  • منطق دیجیتال RTL & سوالات مصاحبه Verilog

کتابهایی در مورد System Verilog

  • UVM Primer: مقدمه ای گام به گام با روش تأیید جهانی
  • SystemVerilog for Verification: راهنمای یادگیری ویژگی های زبان Testbench
  • اظهارات SystemVerilog و پوشش عملکردی: راهنمای زبان ، روش و برنامه ها

گزینه های دیگر برای Verilog

Verilog یکی از دو زبان توصیف سخت افزار رایج است. مورد دیگر VHDL است. علاوه بر این ، C ++ همچنین می تواند به عنوان HDL و HVL استفاده شود ، گرچه بیشتر فقط برای طراحی رفتاری سطح بالا است. اکثر توسعه دهندگان سخت افزار به هر سه زبان مسلط هستند ، به علاوه عمده زبان های سیستم عامل پایین سطح پایین مانند C.

Jeffrey Wilson Administrator
Sorry! The Author has not filled his profile.
follow me
    Like this post? Please share to your friends:
    Adblock
    detector
    map