Verilogで回路の設計を始めましょう

開示: あなたのサポートはサイトの運営を維持するのに役立ちます!このページで推奨する一部のサービスについては、紹介料を稼ぎます.


Verilogは、ハードウェア記述言語(HDL)です。これはプログラミング言語に似ていますが、まったく同じではありません。ソフトウェアの構築にはプログラミング言語が使用されますが、デジタルロジック回路の動作を説明するにはハードウェア記述言語が使用されます。つまり、HDLはコンピューターチップ(プロセッサー、CPU、マザーボード、および同様のデジタル回路)の設計に使用されます。.

Verilogの歴史

Verilogは、最新のHDLの1つです。 1960年代に遡るいくつかの以前のHDLがありましたが、それらは比較的制限されていました。 Verilog(およびそれに近いライバルであるVHDL)まで、ほとんどの回路設計は主に手作業で行われ、正式なハードウェア記述言語で指定された動作をドラフトされた回路基板の設計図に変換していました.

Verilogは、1980年代初頭にハードウェアをシミュレーションするための専用(クローズドソース)言語として始まりました。 (名前は「検証」と「ロジック」の組み合わせです。)デザインには、他のHDL(主にHiLo)とプログラミング言語(主にC)からのアイデアが組み込まれています。人々が言語を使い始めると、それが新しいハードウェアの設計に使用できることが明らかになりました。これには、HDLモジュールのロジックを物理設計に変換できるハードウェア合成ツールの設計が必要でした.

1990年、Verilog(Cadence)を所有する会社は、この言語をオープンソース化することを決定しました。彼らは権利をOpen Verilog Internationalと呼ばれる新しい非営利組織(後にVHDLの同等の組織と合併してAccelleraを形成した)に権利を譲渡しました。ハードウェアベンダーはすぐに、独自の目的でVerilogを変更および拡張し始め、わずかに互換性のないバージョンを多数作成しました。 OVIはIEEEに言語の標準化を要請し、1995年に標準化しました。IEEEは引き続きVerilog言語の正式な標準化団体であり、Accelleraは言語開発の主要な推進要因です.

Verilogは過去30年間で大きく変化しました。標準化の前は、ケイデンスの新しいバージョンごとに多数の新機能が導入されていました。この規格がIEEEによって制定されて以来、3つの言語仕様がありました-2005年の最新.

Verilogファミリ

コアのVerilog言語に加えて、Verilogファミリの2つの主要なメンバーがあります。.

  • SystemVerilogは、完全なハードウェア検証言語を追加するVerilogのスーパーセットです。.
  • Verilog-AMSは、Verilogの派生物であり、アナログおよび混合信号システムを記述するための機能を追加します.

Verilogの構文と例

Verilogの構文と構造はCによく似ています。主な違いは、ハードウェア固有の詳細を記述するための構造と演算子が含まれていることです。.

伝搬時間や信号強度など、Verilogではより明確になっているものがありますが、Cなどの言語では実際には処理されません。.

その他のものは実際には少し抽象化されています—アドホック変数に一時的に割り当てる必要なしにVerilogで表示できるフリップフロップ(2つの変数の値を交換する)のように。次の例では、x変数とy変数の値が交換されます。

ベギン
バツ <= y;
y <= x;
終わり

言語を少し理解してもらうために、同じ多重化プロセスの3つの例を示します。これらはすべて、2つの入力からの信号を1つの出力に結合します。.

例:継続的な割り当て

配線;
assign out = sel? a:b;

例:手順

レッグアウト。
常に@(aまたはbまたはsel)
ベギン
ケース(sel)
1’b0:out = b;
1’b1:out = a;
エンドケース
終わり

例:If-Else

レッグアウト。
常に@(aまたはbまたはsel)
もし(sel)
アウト= a;
そうしないと
out = b;

alwaysキーワードは、決して終わることのないループを形成します。 @()演算子を追加すると、名前付きの値が変更されるたびにループが1回繰り返されます。.

Verilogリソース

Verilogは従来のソフトウェアプログラミング言語ではないため、リソースは本に重点を置いています。ただし、最高のオンラインリソースもいくつかまとめました。.

オンライン資料

  • チュートリアル
    • Asic WorldのVerilogチュートリアル:情報は非常に優れており、特にエントリーレベルのチュートリアルが必要な場合に役立ちます。しかし、あなたはその恐ろしいデザインを無視する必要があります.
    • Verilog入門書:Verilogで「事実のみ」を伝えようとする、必要最低限​​の4章のオンラインブック。混乱しないようにするのにとても良い.
    • Verilogの概要:9章の無料コース.
  • ツール
    • VeriPool:Verilog開発用の無料ソフトウェアツール.
    • Verilog Online Simulator:無料のVerilogインタープリター.

一般的なソフトウェア開発言語とは異なり、Verilogのオンラインリソースやチュートリアルはそれほど多くありません。言語を学びたい場合は、いくつかの物理的な本を取得する必要があります.

入門書

これらはVerilogを学び始めたばかりの人向けです.

  • Verilogの概要:優れた「入門」本の1つが入手可能.
  • Verilog Designを使用したデジタルロジックの基礎:大学レベルのコースの教科書として作成および設計されたトピックの紹介。 Verilogを物理回路設計に変換するCAD(コンピュータ支援設計)ソフトウェアを統合し、実際のチップが実際にどのように機能するかを文書化.
  • 例によるVerilog:FPGAデザインの簡潔な紹介:FPGAはフィールドプログラマブルゲートアレイであり、製造後にプログラム(および再プログラム)できる集積回路の一種です。これにより、ハードウェアの直接実装の速度(ASICなど)とソフトウェアプログラミングの柔軟性が組み合わされます。 Verilogを使用してFPGAをプログラミングできます(実際、開発を始めたばかりの場合、カスタム製造する必要があるASICよりもFPGAに設計を実装できる可能性が高くなります)。この本は、このトピックへの確かな紹介を提供します.
  • デジタルデザイン(Verilog):Verilogを使用した組み込みシステムアプローチ:組み込みシステムの設計に重点を置いたVerilogの入門情報が記載された別の大学コースの教科書(新しいFPGAイメージを設計する必要があると思われる場所です)現実の世界).
  • デジタルデザイン:Verilog HDLの紹介
  • デジタルデザインとVerilog HDLの基礎
  • Verilog HDL合成、実用的な入門書
  • SystemVerilog for Design Second Edition:ハードウェアの設計とモデリングにSystemVerilogを使用するためのガイド

中級および上級の本

すでにVerilogを知っていて、スキルレベルを上げたい人向けの本.

  • VerilogおよびSystemVerilogの問題:101の一般的なコーディングエラーとその回避方法:専門家になることを目指す中級のVerilogプログラマーに強く推奨される本.
  • Verilog Designer’s Library:Verilog開発者が作業するための一種のVerilogレシピ本.
  • 高度なチップデザイン、Verilogでの実用的な例:Verilogカノンへの最近の追加の1つである、この2013年の本は、クラフトの達人によるチップデザインの詳細な考察です.
  • デジタルロジックRTL & Verilogインタビューの質問

System Verilogに関する書籍

  • UVMプライマー:ユニバーサル検証方法論へのステップバイステップの紹介
  • 検証のためのSystemVerilog:テストベンチ言語機能の学習ガイド
  • SystemVerilogアサーションと機能カバレッジ:言語、方法論、およびアプリケーションのガイド

Verilogの代替

Verilogは、最もよく使用される2つのハードウェア記述言語の1つです。もう1つはVHDLです。さらに、C ++はHDLおよびHVLとしても使用できますが、ほとんどは高レベルのビヘイビアーデザイン専用です。最も深刻なハードウェア開発者は、3つすべてに加えて、Cなどの主要な低レベルのオペレーティングシステム言語に堪能です。.

Jeffrey Wilson Administrator
Sorry! The Author has not filled his profile.
follow me
    Like this post? Please share to your friends:
    Adblock
    detector
    map